【正文】 嵌入式技術(shù)與應(yīng)用 智能電器與智能系統(tǒng)省重點(diǎn)實(shí)驗(yàn)室 ARM硬件結(jié)構(gòu) 5 C H A P T E R 第 5章 目錄 ? ? ? ? ? ? ? ?8. 向量中斷控制器 ? ? ? ? ? ? 0/1 ?（ PWM） ?? ? GPIO ? 特性 LPC2022系列作為 “微控制器”，其 GPIO特性就顯得很重要。它具有如下的特性： ?可以獨(dú)立控制每個(gè) GPIO口的方向（輸入 /輸出模式）； ?可以獨(dú)立設(shè)置每個(gè) GPIO的輸出狀態(tài)（高 /低電平）； ?所有 GPIO口在復(fù)位后默認(rèn)為輸入狀態(tài)。 GPIO ? 應(yīng)用 R310KR S T C 16104L E D 1P O W E R+ R310K+ QB1QC2QD3QE4QF5QG6QH7GND8S Q H9S C L R10S C K11R C K12OE13SI14QA15V C C16U 1174H C 595+ LPC 2022檢測(cè)數(shù)字輸入，如鍵盤或開關(guān)信號(hào) 驅(qū)動(dòng) LED或其它指示器 控制片外器件 GPIO ? 引腳描述 LPC2114/2124微控制器具有兩個(gè)端口 —— P0和 P1，可以作為 GPIO使用的引腳數(shù)為 46個(gè)。 LPC2210/2212/2214微控制器還包含另外兩個(gè)端口 —— P2和 P3，這兩個(gè)端口與外部存儲(chǔ)器總線復(fù)用，當(dāng)它們?nèi)孔鳛?GPIO使用時(shí)， GPIO引腳數(shù)多達(dá) 112個(gè)。 GPIO ? 引腳描述 GPIO與控制寄存器的關(guān)系 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 引腳 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 通用名稱 描述 訪問類型 復(fù)位值 IOPIN GPIO引腳值寄存器，不管方向模式如何，引腳的當(dāng)前狀態(tài)都可以從該寄存器中讀出 只讀 NA IOSET GPIO輸出置位寄存器。該寄存器控制引腳輸出高電平 讀 /置位 0x0000 0000 IOCLR GPIO輸出置位寄存器。該寄存器控制引腳輸出低電平 只清零 0x0000 0000 IODIR GPIO方向控制寄存器。該寄存器單獨(dú)控制每個(gè) IO口的方向 讀 /寫 0x0000 0000 ? GPIO相關(guān)寄存器描述 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 ? GPIO相關(guān)寄存器描述 —— IOxPIN IOxPIN 描述 復(fù)位值 31 : 0 GPIO引腳值。 IOxPIN[0]對(duì)應(yīng)于 … IOxPIN[31] 對(duì)應(yīng)于 未定義 該寄存器反映當(dāng)前引腳的狀態(tài)。 IOxPIN中的 x對(duì)應(yīng)于某一個(gè)端口，如 P1口對(duì)應(yīng)于 IO1PIN。所以芯片存在多少個(gè)端口，就有多少個(gè) IOxPIN分別與之對(duì)應(yīng)。 寫該寄存器會(huì)將值保存到輸出寄存器，具體使用稍后介紹。 注意 ：無論引腳被設(shè)置為輸入還是輸出模式，都不影響引腳狀態(tài)的讀出。 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 ? GPIO相關(guān)寄存器描述 —— IOxDIR IOxDIR 描述 復(fù)位值 31 : 0 方向控制位。 IOxDIR[0]對(duì)應(yīng)于 … IOxDIR[31] 對(duì)應(yīng)于 未定義 當(dāng)引腳設(shè)置為 GPIO輸出模式時(shí)，可使用該寄存器控制引腳的方向。向某位寫入 1使對(duì)應(yīng)引腳作為輸出功能，寫入 0時(shí)作為輸入功能。 作為輸入功能時(shí)，引腳處于高阻態(tài)。 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 ? GPIO相關(guān)寄存器描述 —— IOxSET IOxSET 描述 復(fù)位值 31 : 0 輸出置位。 IOxSET[0]對(duì)應(yīng)于 … IOxPIN[31] 對(duì)應(yīng)于 未定義 當(dāng)引腳設(shè)置為 GPIO輸出模式時(shí)，可使用該寄存器從引腳輸出 高 電平。向某位寫入 1使對(duì)應(yīng)引腳輸出高電平。寫入 0無效。 從該寄存器讀回的數(shù)據(jù)為 GPIO輸出寄存器的值。該值不反映外部環(huán)境對(duì)引腳的影響。 PINSELx IOxDIR IOxCLR IOxPIN IOxSET in out 1 0 ? GPIO相關(guān)寄存器描述 —— IOxCLR IOxCLR 描述 復(fù)位值 31 : 0 輸出清零。 IOxCLR[0]對(duì)應(yīng)于 … IOxCLR[31] 對(duì)應(yīng)于 未定義 當(dāng)引腳設(shè)置為 GPIO輸出模式時(shí)，可使用該寄存器從引腳輸出 低 電平。向某位寫入 1使對(duì)應(yīng)引腳輸出低電平。寫入 0無效。 注意 ：讀取該寄存器無效，不能讀回輸出寄存器的值。 GPIO ? 使用 GPIO注意要點(diǎn) ?引腳設(shè)置為輸出方式時(shí)，輸出狀態(tài)由 IOxSET和 IOxCLR中最后操作的寄存器決定； ?大部分 GPIO輸出為 推挽 方式（個(gè)別引腳為開漏輸出），正常拉出 /灌入電流均為 4mA（短時(shí)間極限值 40mA）； ?復(fù)位后默認(rèn)所有 GPIO為輸入模式。 ... PINSEL0 amp。= 0xFFFFFFFC。 IO0DIR |= 0x00000001。 IO0SET = 0x00000001。 ... C代碼： PINSEL0 IO0DIR IO0CLR IO0PIN IO0SET in out 1 0 ? GPIO應(yīng)用示例 —— 設(shè)置 (1) 設(shè)置引腳連接模塊， GPIO (2) 設(shè)置 ，設(shè)置為輸出 (3) 設(shè)置 ，輸出高電平 ... uint32 PinStat。 PINSEL0 amp。= 0xFFFFFFFC。 IO0DIR amp。= 0xFFFFFFFE。 PinStat = IO0PIN。 ... C代碼： PINSEL0 IO0DIR IO0CLR IO0PIN IO0SET in out 1 0 ? GPIO應(yīng)用示例 —— 讀取 (1) 設(shè)置引腳連接模塊， GPIO (2) 設(shè)置 ，設(shè)置為輸入 (3) 從 IO0PIN讀取引腳狀態(tài) define DataBus 0xFF PINSEL0 amp。= 0xFFFF0000。 IO0DIR |= DataBus。 IO0CLR = DataBus。 IO0SET = Data。 ... 使用 IOxSET和 IOxCLR實(shí)現(xiàn) ： ? GPIO應(yīng)用示例 —— 輸出多位數(shù)據(jù)至 IO口 (1) 設(shè)置引腳連接模塊， ～ 7為 GPIO (2) 設(shè)置 ，設(shè)置為輸出 (3) 清零 8位 IO口的輸出狀態(tài) 在需要將多位數(shù)據(jù)同時(shí)輸出到某幾個(gè) IO口線時(shí)，通常使用 IOxSET和 IOxCLR來實(shí)現(xiàn)，在某些情況下也可以使用 IOxPIN寄存器實(shí)現(xiàn)。后者可以在多個(gè) IO口上直接輸出 0和 1電平。 本例將 8位無符號(hào)整數(shù)變量 Data的值輸出到 ～ 。 (4) Data變量中為 1的位將輸出高電平 0x?? 0x00 Data 數(shù)據(jù)輸出線： define DataBus 0xFF PINSEL0 amp。= 0xFFFF0000。 IO0DIR |= DataBus。 IO0PIN = (IO0SET amp。 0xFFFFFF00) | Data。 ... ? GPIO應(yīng)用示例 —— 輸出多位數(shù)據(jù)至 IO口 (1) 設(shè)置引腳連接模塊， GPIO (2) 設(shè)置 ，設(shè)置為輸出 (3) 寫 IO0PIN，輸出數(shù)據(jù) 在需要將多位數(shù)據(jù)同時(shí)輸出到某幾個(gè) IO口線時(shí)，通常使用 IOxSET和 IOxCLR來實(shí)現(xiàn)，在某些情況下也可以使用 IOxPIN寄存器實(shí)現(xiàn)。后者可以在多個(gè) IO口上直接輸出 0和 1電平。 本例將 8位無符號(hào)整數(shù)變量 Data的值輸出到 ～ 。 使用 IOxPIN實(shí)現(xiàn)： 0x?? Data 數(shù)據(jù)輸出線： 0x?? 0x00 Data 與前者對(duì)比： 第 5章 目錄 ? ? ? ? ? ? ? ?8. 向量中斷控制器 ? ? ? ? ? ? 0/1 ?（ PWM） ?? ? UART0 ? 特性 LPC2022系列微控制器具有兩個(gè)功能強(qiáng)大的 UART，其中UART0具有如下的特性： ?16字節(jié)接收 FIFO和 16字節(jié)發(fā)送 FIFO； ?寄存器位置符合 16C550工業(yè)標(biāo)準(zhǔn)； ?接收 FIFO觸發(fā)點(diǎn)可設(shè)置為 8或 14字節(jié)； ?內(nèi)置波特率發(fā)生器。 使用 UART0通信需要兩個(gè)引腳，分別為： 引腳名稱 類型 描述 RxD0 輸入 串行輸入，接收數(shù)據(jù) TxD0 輸出 串行輸出，發(fā)送數(shù)據(jù) ? 使用 UART0通信 LPC2022的 I/O電壓為（可承受 5V），連接時(shí)須注意電平的匹配。 與 PC機(jī)相連時(shí)，由于PC機(jī)串口是 RS232電平，所以連接時(shí)需要使用RS232轉(zhuǎn)換器。 LPC2022 其它 通信設(shè)備 LPC2022 PC機(jī)串口 232 電平轉(zhuǎn)換 TxD0 RxD0 TxD0 RxD0 TxD0 RxD0 TxD0 RxD0 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL UART之前需要設(shè)置的寄存器 ? UART0內(nèi)部結(jié)構(gòu)示意圖 FIFO控制 中斷使能 UART0格式設(shè)置 波特率設(shè)置 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL ? UART0內(nèi)部結(jié)構(gòu)示意圖 CPU內(nèi)核通過 VPB接口對(duì) UART0的寄存器進(jìn)行讀寫訪問 發(fā)送緩存 發(fā)送移位寄存器 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL ? UART0內(nèi)部結(jié)構(gòu)示意圖 接收緩存 接收移位寄存器 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL ? UART0內(nèi)部結(jié)構(gòu)示意圖 中斷標(biāo)志 UART0當(dāng)前狀態(tài) ? UART0相關(guān)寄存器描述 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL U0RBR 描述 復(fù)位值 7 : 0 接收緩存寄存器 ，它包含了接收 FIFO中最早接收到的字節(jié) 未定義 U0RSR移位寄存器從 RxD0引腳接收的有效數(shù)據(jù)將被送到接收 FIFO中。通過讀取 U0RBR寄存器將接收 FIFO中最早接收到的字節(jié)讀出，當(dāng) FIFO中不再包含有效數(shù)據(jù)時(shí)，該寄存器反映接收到的最后一個(gè)有效字節(jié)數(shù)據(jù)。接收的數(shù)據(jù)不足 8位時(shí)，高位用 0填充。 注意 ： U0RBR只讀。訪問該寄存器時(shí)， U0LCR的除數(shù)鎖存訪問位（ DLAB）必須為 0。 —— 接收緩存寄存器 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL ? UART0相關(guān)寄存器描述 U0THR U0TSR TxD0 U0RBR U0RSR RxD0 U0LCR U0LSR U0IIR U0IER VPB 接口 U0FCR 與 CPU內(nèi)核相連 U0DLM U0DLL U0THR 描述 復(fù)位值 7 : 0 發(fā)送器保持寄存器 ，寫入該寄存器