【正文】 直流電機(jī) 測(cè)控 儀 第 1 頁(yè) 共 51 頁(yè) 1 緒論 FPGA 背景 目前以 硬件描述語(yǔ)言 （ Verilog 或 VHDL）描述的邏輯電路，可以利用 邏輯綜合 和 布局 、 布線 工具軟件，快速地 燒錄至 FPGA 上進(jìn)行測(cè)試，這一過(guò)程是現(xiàn)代 集成電路設(shè)計(jì)驗(yàn)證 的技術(shù)主流。這些可編程邏輯元件可以被用來(lái)實(shí)現(xiàn)一些基本的 邏輯門 數(shù)字電路 （比如 與門 、 或門 、 異或門 、 非門 ）或者更復(fù)雜一些的組合邏輯功能，比如譯碼器等。在大多數(shù)的 FPGA 里面，這些可編輯的元件里也包含記憶元件，例如 觸發(fā)器 （ Flip－ flop）或者其他更加完整的記憶塊，從而構(gòu)成 時(shí)序邏輯電路 。 系統(tǒng)設(shè)計(jì)師可以根據(jù)需要，通過(guò)可編輯的連接，把 FPGA 內(nèi)部的邏輯塊連接起來(lái)。這就好像一個(gè)電路試驗(yàn)板被放在了一個(gè)芯片里。一個(gè)出廠后的成品FPGA 的邏輯塊和連接可以按照設(shè)計(jì)者的需要而改變，所以 FPGA 可以完成所需要的邏輯功能。 FPGA 一般來(lái)說(shuō)比 專用集成電路 （ ASIC）的速度要慢，無(wú)法完成更復(fù)雜的設(shè)計(jì)，并且會(huì)消耗更多的電能。但是， FPGA 具有很多優(yōu)點(diǎn)，比如可以快速成品，而且其內(nèi)部邏輯可以被設(shè)計(jì)者反復(fù)修改，從而改正程序中的錯(cuò)誤，此外，使用FPGA 進(jìn)行除錯(cuò) 成本較低。廠商也可能會(huì)提供便宜、但是編輯能力有限的 FPGA產(chǎn)品。因?yàn)檫@些芯片有的可編輯能力較差，所以這些設(shè)計(jì)的開(kāi)發(fā)是在普通的FPGA 上完成的，然后將設(shè)計(jì)轉(zhuǎn)移到一個(gè)類似于專用集成電路的芯片上。在一些技術(shù)更新比較快的行業(yè)， FPGA 幾乎是電子系統(tǒng)中的必要部件，因?yàn)樵诖笈抗┴浨?，必須迅速搶占市?chǎng)，這時(shí) FPGA 方便靈活的優(yōu)勢(shì)就顯得很重要。 FPGA 發(fā)展前景 通常來(lái)說(shuō)半導(dǎo)體產(chǎn)業(yè)是周期性行業(yè)，其周期一般為 4到 5年。但是隨著新技術(shù)和應(yīng)用的快速發(fā)展，現(xiàn)今半導(dǎo)體周期越來(lái)越短，且每一個(gè)周期都有典型應(yīng)用作 直流電機(jī) 測(cè)控 儀 第 2 頁(yè) 共 51 頁(yè) 為拉動(dòng)點(diǎn)，比如過(guò)去的 PC、后來(lái)的通信行業(yè)。 FPGA 也明顯符合這種規(guī)律。但不同的是，當(dāng) ASIC 和 ASSP 蕭條的時(shí)候，往往迎來(lái) FPGA 的大發(fā)展。 2021 年以來(lái)的金融危機(jī)使得半導(dǎo)體行業(yè)平均跌幅大于 10%，但是市場(chǎng)數(shù)據(jù)卻 顯示 FPGA 行業(yè)依然強(qiáng)勁增長(zhǎng)。危機(jī)和低迷使 ASIC 和 ASSP 制造者為謹(jǐn)慎起見(jiàn)，不敢貿(mào)然推出新產(chǎn)品，避免巨大的 NRE 費(fèi)用。而 FPGA 恰好能迎合這一需求。 當(dāng)今，半導(dǎo)體市場(chǎng)格局已成三足鼎立之勢(shì)， FPGA， ASIC 和 ASSP 三分天下。市場(chǎng)統(tǒng)計(jì)數(shù)據(jù)表明， FPGA 已經(jīng)逐步侵蝕 ASIC 和 ASSP 的傳統(tǒng)市場(chǎng)，并處于快速增長(zhǎng)階段。 在全球市場(chǎng)中， Xilinx、 Altera 兩大公司對(duì) FPGA 的技術(shù)與市場(chǎng)仍然占據(jù)絕對(duì)壟斷地位。兩家公司占有將近 90%市場(chǎng)份額，專利達(dá) 6000 余項(xiàng)之多，而且這種壟斷仍在加強(qiáng)。同時(shí)，美國(guó)政府對(duì)我國(guó) 的 FPGA 產(chǎn)品與技術(shù)出口進(jìn)行苛刻的審核和禁運(yùn)，使得國(guó)家在航天、航空乃至國(guó)家安全領(lǐng)域都受到嚴(yán)重制約。因此，研發(fā)具有自主知識(shí)產(chǎn)權(quán)的 FPGA 技術(shù)與產(chǎn)品對(duì)打破美國(guó)企業(yè)和政府結(jié)合構(gòu)成的壟斷，及國(guó)家利益意義深遠(yuǎn)。 作為一種可編程邏輯器件， FPGA 在短短二十多年中從電子設(shè)計(jì)的外圍器件逐漸演變?yōu)閿?shù)字系統(tǒng)的核心。伴隨半導(dǎo)體工藝技術(shù)的進(jìn)步， FPGA 器件的設(shè)計(jì)技術(shù)取得了飛躍發(fā)展及突破。通過(guò) FPGA 器件的發(fā)展歷程來(lái)看，今后仍將朝下以下幾個(gè)方向發(fā)展： ? 高密度、高速度、寬頻帶、高保密； ? 低電壓、低功耗、低成本、低價(jià) 格； ? IP 軟 /硬核復(fù)用、系統(tǒng)集成； ? 動(dòng)態(tài)可重構(gòu)以及單片集群； ? 緊密結(jié)合應(yīng)用需求，多元化發(fā)展。 此外，集成了 FPGA 架構(gòu)、硬核 CPU 子系統(tǒng)（ ARM/MIPS/MCU）及其他硬核IP 的芯片已經(jīng)發(fā)展到了一個(gè) “ 關(guān)鍵點(diǎn) ” ，它將在今后數(shù)十年中得到廣泛應(yīng)用，為系統(tǒng)設(shè)計(jì)人員提供更多的選擇。例如，以應(yīng)用為導(dǎo)向，在受專利保護(hù)的 FPGA平臺(tái)架構(gòu)上無(wú)縫集成特定功能模塊，以形成具備行業(yè)競(jìng)爭(zhēng)優(yōu)勢(shì)（高性價(jià)比）的獨(dú)特產(chǎn)品。 Altera、 Cypress174。半導(dǎo)體、 Intel174。和 Xilinx174。公司等供應(yīng)商相繼在 最近一年發(fā)布或者開(kāi)始發(fā)售 SoC FPGA 器件。 直流電機(jī) 測(cè)控 儀 第 3 頁(yè) 共 51 頁(yè) 在 FPGA 領(lǐng)域， Xilinx 和 Altera 長(zhǎng)期穩(wěn)坐第一第二的位置。根據(jù)最新 Form10K數(shù)據(jù)顯示，其分別占有 48%和 41%的市場(chǎng)份額。其中 Xilinx 凈銷售額為 億美元，凈收入為 億美元； Altera 凈銷售額為 億美元，凈收入為 美元。這兩家公司一直以來(lái)是市場(chǎng)和技術(shù)的領(lǐng)頭羊，而剩余的市場(chǎng)份額被Lattice 占據(jù)多數(shù)。 為了在競(jìng)爭(zhēng)中占據(jù)主動(dòng)， Xilinx 與 Altera 新近分別宣布其下一代 FPGA 產(chǎn)品都將采用高 k金屬柵技術(shù)的 28nm 工 藝，以滿足諸如云計(jì)算、移動(dòng)互聯(lián)網(wǎng)和 3G應(yīng)用等領(lǐng)域所不斷增長(zhǎng)的帶寬需求。由于 PLD 器件采用更高技術(shù)的工藝節(jié)點(diǎn)制造，無(wú)疑可以降低成本、提升性能，尤其是能夠改進(jìn)一直以來(lái)為 ASIC 所詬病的功耗水平，以適應(yīng)更廣闊的設(shè)計(jì)應(yīng)用。 Xilinx 和 Altera 雖然控制世界將近 90%的 FPGA 市場(chǎng)，但是他們的產(chǎn)品是大多以純 FPGA 為主。 “ 平臺(tái)化 ” 已成為 FPGA 一個(gè)發(fā)展趨勢(shì)，盡管 Xilinx 和 Altera在 FPGA“ 平臺(tái)化 ” 方面在最近幾年也有涉及，但概念和特點(diǎn)比較簡(jiǎn)單，沒(méi)有完全形成氣候。 權(quán)威市場(chǎng)調(diào)研機(jī)構(gòu) Gartner 2021 年初的預(yù)測(cè)數(shù)據(jù)表明， FPGA 正處于一個(gè)加速增長(zhǎng)的市場(chǎng)勢(shì)態(tài)中。未來(lái) 5年，市場(chǎng)平均增長(zhǎng)幅度超過(guò) %，這種增長(zhǎng)幅度遠(yuǎn)大于 ASIC 和 ASSP 市場(chǎng)。同時(shí)，市場(chǎng)數(shù)據(jù)表明其行業(yè)平均毛利大于 60%。 FPGA行業(yè)需要更大的市場(chǎng)規(guī)模，以吸引更多的使用者。預(yù)計(jì)未來(lái) 5 年，隨著產(chǎn)量增加，成本進(jìn)一步降低， FPGA 市場(chǎng)份額將會(huì)持續(xù)增大 。 課程設(shè)計(jì)任務(wù) 在本課程設(shè)計(jì)中使用 Altera 公司的 EP2C35 系列的 FPGA 芯片，利用SOPCNIOSIIEP2C35 開(kāi)發(fā)板設(shè)計(jì)一個(gè)直流電機(jī)測(cè)控儀控制和測(cè)量開(kāi)發(fā)板上的直流電機(jī)，設(shè)計(jì) 模塊要求能產(chǎn)生可調(diào)占空比的 PWM 波以對(duì)直流電機(jī)進(jìn)行速度控制，并能通過(guò)開(kāi)發(fā)板上直流電機(jī)模塊的霍爾器件反饋的信息，計(jì)算直流電機(jī)轉(zhuǎn)速，并顯示電機(jī)的信息。 （ 1）基本技能掌握： 1 掌握時(shí)鐘作用下頻率的控制 2 掌握 十進(jìn)制計(jì)數(shù)器 的設(shè)計(jì) 3 掌握 16 位的鎖存器的設(shè)計(jì) 直流電機(jī) 測(cè)控 儀 第 4 頁(yè) 共 51 頁(yè) 4 掌握 顯示譯碼功能的設(shè)計(jì) （ 2）基本功能要求 1 利用旋轉(zhuǎn)電位器實(shí)現(xiàn)轉(zhuǎn)速的控制 2 利用 PWM 信號(hào)實(shí)現(xiàn)轉(zhuǎn)速的控制 （ 3）擴(kuò)展功能選擇性要求 1 利用 4 4鍵盤陣列實(shí)現(xiàn)鍵盤轉(zhuǎn)速的控制 2 利用 16*16 點(diǎn)陣顯示實(shí)現(xiàn)轉(zhuǎn)速的顯示 2 設(shè)計(jì)原理 直流電機(jī)測(cè)控總原理 直流電機(jī)測(cè)控儀總體設(shè)計(jì)硬件由圖 所示， FPGA 為 Altera 公司的 EP2C35系列，輸入設(shè)備有時(shí)鐘、 4*4 鍵盤、霍爾器件。時(shí)鐘采用 1MHZ,4*4 鍵盤給 FPGA輸入一個(gè) 4 位數(shù)組信號(hào)，霍爾器件輸入計(jì)數(shù)脈沖。輸出設(shè)備有直流電機(jī)、 16*16點(diǎn)陣 LED，直流電機(jī)可采用直接由旋鈕控制轉(zhuǎn)速或者 PWM 控制轉(zhuǎn)速， 16*16 點(diǎn)陣LED 顯示每分鐘轉(zhuǎn)速以及設(shè)計(jì)者名字。 圖 霍爾器件 4*4 鍵盤 時(shí)鐘1MHZ FPGA 直流電機(jī) 16*16 點(diǎn)陣LED 直流電機(jī) 測(cè)控 儀 第 5 頁(yè) 共 51 頁(yè) 直流電機(jī)與霍爾器件 工作原理 直流電機(jī)是我們生活當(dāng)中常用的一 種電子設(shè)備。其內(nèi)部結(jié)構(gòu)如下圖 所示： 圖 下面就上圖來(lái)說(shuō)明直流電機(jī)的工作原理。 將直流電源通過(guò)電刷接通電樞繞組，使電樞導(dǎo)體有電流流過(guò) ， 由于電磁作用，這樣電樞導(dǎo)體將會(huì)產(chǎn)生磁場(chǎng)。同時(shí)產(chǎn)生的磁場(chǎng)與主磁極的的磁場(chǎng)產(chǎn)生電磁力，這個(gè)電磁力作用于轉(zhuǎn)子，使轉(zhuǎn)子以一定的速度開(kāi)始旋轉(zhuǎn)。這樣電機(jī)就開(kāi)始工作。 為了能夠測(cè)定出電機(jī)在單位時(shí)間內(nèi)轉(zhuǎn)子旋轉(zhuǎn)了多少個(gè)周期，我們?cè)陔姍C(jī)的外部電路中加入了一個(gè)開(kāi)關(guān)型的霍爾原件（ 44E），同時(shí)在電子轉(zhuǎn)子上的轉(zhuǎn)盤上加入了一個(gè)能夠使霍爾原件產(chǎn)生輸出的帶有磁場(chǎng)的磁鋼片。 當(dāng)電機(jī)旋轉(zhuǎn)時(shí)，帶動(dòng)轉(zhuǎn)盤是的磁鋼片一起旋轉(zhuǎn)，當(dāng)磁鋼片旋轉(zhuǎn)到霍爾器件的上方時(shí)，可以導(dǎo)致霍爾器件的輸出端高電平變?yōu)榈碗娖?。?dāng)磁鋼片轉(zhuǎn)過(guò)霍爾器件上方后，霍爾器件的輸出端又恢復(fù)高電平輸出。這樣電機(jī)每旋轉(zhuǎn)一周，則會(huì)使霍爾器件的輸出端產(chǎn)生一個(gè)低脈沖，我們就可以通過(guò)檢測(cè)單位時(shí)間內(nèi)霍爾器件輸出端低脈沖的個(gè)數(shù)來(lái)推算出直流電機(jī)在單位時(shí)間內(nèi)的轉(zhuǎn)速。直流電機(jī)和開(kāi)關(guān)型霍爾器件的電路原理圖如下圖 所示： 直流電機(jī) 測(cè)控 儀 第 6 頁(yè) 共 51 頁(yè) 圖 直流電機(jī)、霍爾器件電路圖 直流電機(jī)驅(qū)動(dòng)有兩種方式，其一是可以由模擬電平來(lái)驅(qū)動(dòng)，把電路圖上 4與 3 短接，可以旋轉(zhuǎn)實(shí)驗(yàn)箱左邊的旋鈕，調(diào)節(jié)旋鈕的可以控制速度；其二是通過(guò)PWM 控制，把電路圖的 6與 5短接， PWM信號(hào)高電位選通三極管，讓直流電機(jī)轉(zhuǎn)動(dòng)，不過(guò)為了讓直流電機(jī)獲得較大的轉(zhuǎn)速，同樣要把電機(jī)左邊的旋鈕調(diào)到比較大的位置。 4*4 鍵盤驅(qū)動(dòng) 對(duì)鍵盤的電位掃描，就可以確定當(dāng)前的鍵有沒(méi)有被按下。單個(gè)按鍵電路如圖 所示，在按鍵沒(méi)有被按下時(shí)，在判斷電位點(diǎn)可以獲取高電位，在鍵被按下時(shí)，在判斷電位為低電位，這樣可以通過(guò)判斷點(diǎn)電位的高低即可確定按鍵有沒(méi)有被按下。 圖 4*4 的鍵盤與 FPGA 連接圖如下圖 所示，掃描鍵盤由 FPGA 的 8個(gè)控制端口確定，控制行端口設(shè)置為 buffer 模式，控制列端口設(shè)置為 in模式，掃描鍵盤 直流電機(jī) 測(cè)控 儀 第 7 頁(yè) 共 51 頁(yè) 的方法為先給第一行鍵盤為低電平，其余行列為高電平，讀取縱列的電位值，如果沒(méi)鍵被按下，在電位判斷端口獲取的為高電位，如果有鍵按下，電位判斷點(diǎn)的電平不全為零，由電位值的第幾位為零就可以確定當(dāng)前行那個(gè)鍵被按下，依次對(duì)四行鍵盤掃描，掃描結(jié)束輸出 4 位數(shù)組的信號(hào)，以告訴那個(gè)鍵被按下。 圖 4*4矩陣鍵盤電路原理圖 16*16 點(diǎn) LED 陣列驅(qū)動(dòng) 16*16 點(diǎn) 陣由此 256 個(gè) LED 通過(guò)排列組合而形成 16 行 *16 列的一個(gè)矩陣式的 LED 陣列，俗稱 16*16 點(diǎn)陣。單個(gè)的 LED 的電路如下圖 201所示： 圖 LED電路圖 由上圖可知，對(duì)于單個(gè) LED 的電路圖當(dāng) Rn 輸入一個(gè)高電平，同時(shí) Cn輸入一個(gè)低電平時(shí)，電路形成一個(gè)回路， LED 發(fā)光。也就是 LED 點(diǎn)陣對(duì)應(yīng)的這個(gè)點(diǎn)被點(diǎn)亮。 16*16 點(diǎn)陣也就是由 16 行和 16列的 LED組成，其中每一行的所有 16 個(gè) LED的 Rn 端并聯(lián)在一起，每一列的所有 16 個(gè) LED 的 Cn 端并聯(lián)在一起。通過(guò)給 Rn輸入一個(gè)高電平，也就相當(dāng)于給這一列所有 LED輸入了一個(gè)高電平，這時(shí)只要某個(gè) LED 的 Cn端輸入一個(gè)低電平時(shí)，對(duì)應(yīng)的 LED 就會(huì)被點(diǎn)亮。具體的電路如下圖 所示： 直流電機(jī) 測(cè)控 儀 第 8 頁(yè) 共 51 頁(yè) 圖 16*16點(diǎn)陣電路原理圖 16*16 點(diǎn)陣 LED 驅(qū)動(dòng)時(shí)，依次選通 LED 點(diǎn)陣行端口，每次只能選通一個(gè)端口(Cn)，字符譯碼的第 N 列結(jié)果在列端口（ Rn）輸入，通過(guò)高速依次點(diǎn)亮 led 點(diǎn)陣就可看到 led 點(diǎn)陣上顯示的數(shù)字 和文字 。 PWM 控制原理