【正文】 摘 要 集成電路掩膜版圖設(shè)計(jì)是實(shí)現(xiàn)電路制造所必不可少的設(shè)計(jì)環(huán)節(jié)，它不僅關(guān)系到集成電路的功能是否正確，而且也會(huì)極大程度地影響集成電路的性能、成本與功耗。 本文依據(jù)基本 CMOS 集成運(yùn)算放大電路的設(shè)計(jì)指標(biāo)及電路特點(diǎn)， 繪制了基本 電路圖， 通過(guò) Spectre 進(jìn)行仿真 分析 ， 得出性能指標(biāo)與格元器件參數(shù) 之間的關(guān)系， 據(jù)此 設(shè)計(jì) 出各元件 的版圖幾何尺寸以及工藝參數(shù)， 建立出從性能指標(biāo)到版圖設(shè)計(jì)的優(yōu)化路徑。 運(yùn)算放大器的版圖設(shè)計(jì)，是模擬集成電路版圖設(shè)計(jì)的典型，利用 Spectre對(duì)設(shè)計(jì)初稿加以模擬，然后對(duì)不符合設(shè)計(jì)目標(biāo)的參數(shù)加以修改，重 復(fù)這一過(guò)程，最終得到優(yōu)化設(shè)計(jì)方案。最后根據(jù)參數(shù)尺寸等完成了放大器的版圖設(shè)計(jì)以及版圖的DRC、 LVS 驗(yàn)證。 關(guān)鍵詞 ： 集成電路，運(yùn)算放大器，版圖設(shè)計(jì)，仿真 ABSTRACT Integrated circuit layout design is an essential design part to realize circuit mask manufacturing, it is not only related to the integrated circuit to function correctly, but also can greatly affect the performance of the integrated circuit, the cost and the power on the basic CMOS integrated operational amplifier circuit characteristic and design target, we have rendered the basic circuit diagram, and simulation by Spectre, the simulated results are derived parameters and their relationship between determining factors, thereby defining a line with the design target domain size and processing parameters, finally we builded an optimization from the performance index to layout design .Operational amplifier IC layout design, is the design model of analog integrated circuit layout . Here we used Spectre to design draft which should be simulated, then modified which do not ply with the design goals of the parameters , repeat the process, and finally get the optimization design scheme. Finally, according to the parameters such as size finished the amplifier layout design and the DRC, LVS verification. KET WORDS: Integrated circuit, Operational amplifier, layout design, Simulation 畢業(yè)設(shè)計(jì)（論文）原創(chuàng)性聲明和使用授權(quán)說(shuō)明 原創(chuàng)性聲明 本人鄭重承諾：所呈交的畢業(yè)設(shè)計(jì)（論文），是我個(gè)人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。盡我所知，除文中特別加以標(biāo)注和致謝的地方外，不包含其他人或組織已經(jīng)發(fā)表或公布過(guò)的研究成果，也不包含我為獲得 及其它教育機(jī)構(gòu)的學(xué)位或?qū)W歷而使用過(guò)的材料。對(duì)本研究提供過(guò)幫助和做出過(guò)貢獻(xiàn)的個(gè)人或集體，均已在文中作了明確的說(shuō)明并表示了謝意。 作 者 簽 名： 日 期： 指導(dǎo)教師簽名： 日 期： 使用授權(quán)說(shuō)明 本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計(jì)（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計(jì)（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉?jī)?nèi)容。 作者簽名： 日 期： 學(xué)位論文原創(chuàng)性聲明 本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨(dú)立進(jìn)行研究所取得的研究成果。除了文中特別加以標(biāo)注引用的內(nèi)容外，本論文不包含任何其他個(gè)人或集體已經(jīng)發(fā)表或撰寫的成果作品。對(duì)本文的研究做出重要貢獻(xiàn)的個(gè)人和集體，均已在文中以明確方式標(biāo)明。本人完全意識(shí)到本聲明的法律后果由本人承擔(dān)。 作者簽名： 日期： 年 月 日 學(xué)位論文版權(quán)使用授權(quán)書 本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國(guó)家有關(guān)部門或 機(jī)構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。本人授權(quán) 大學(xué)可以將本學(xué)位論文的全部或部分內(nèi)容編入有關(guān)數(shù)據(jù)庫(kù)進(jìn)行檢索，可以采用影印、縮印或掃描等復(fù)制手段保存和匯編本學(xué)位論文。 涉密論文按學(xué)校規(guī)定處理。 作者簽名： 日期： 年 月 日 導(dǎo)師簽名： 日期： 年 月 日 目 錄 前 言 ........................................................................................................................... 5 第 1 章 緒論 ............................................................................................................... 8 課題背景 ...................................................................................................... 8 研究背景 ........................................................................................... 8 研究?jī)?nèi)容 ............................................................................................ 9 電路設(shè)計(jì)流程 ............................................................................................ 10 主要工作以及任務(wù)分配 ............................................................................ 12 主要工作 .......................................................................................... 12 任務(wù)分配 ......................................................................................... 12 第 2 章 版圖基礎(chǔ)知識(shí) ............................................................................................. 13 版圖的設(shè)計(jì)簡(jiǎn)介 ........................................................................................ 13 版圖的概念 ..................................................................................... 13 版圖中層的意義 ............................................................................. 13 CMOS 工藝技術(shù) ......................................................................................... 16 概述 .................................................................................................. 16 CMOS 工藝的一些主要步驟 .......................................................... 17 CMOS 制造工藝的基本流程 ....................................................... 18 設(shè)計(jì) 規(guī)則 .................................................................................................... 20 MOS 集成運(yùn)放的版圖設(shè)計(jì) ....................................................................... 24 第 3 章 CMOS 運(yùn)算放大器簡(jiǎn)介 ............................................................................. 25 概述 ............................................................................................................ 25 兩級(jí) CMOS 運(yùn)算放大器的優(yōu)點(diǎn) ................................................................ 27 兩級(jí)運(yùn)算放大器原理簡(jiǎn)單分析 ................................................................ 27 第 4 章 CMOS 運(yùn)算放大器的仿真 ......................................................................... 30 概述 ............................................................................................................ 30 MOS 運(yùn)算放大器技術(shù)指標(biāo)總表 ............................................................... 31 仿真數(shù)據(jù) ..................................................................................................... 32 DC 分析 ........................................................................................... 32 測(cè)量輸入共模范圍 .......................................................................... 33 測(cè)量輸出電壓范圍 ..............................................................