【正文】 .............................................................. 13 II ISD2560 硬件電路組成 ..................................................................... 14 LED 顯示部分 ............................................................................................... 14 LED 段顯示器結(jié)構(gòu)與原理 .................................................................. 15 LED 顯示器在該課題中的應(yīng)用電路 .................................................. 15 5 軟件設(shè)計部分 ............................................................................................................. 16 VHDL 語言設(shè)計部分 ....................................................................................... 16 VHDL 簡介 ............................................................................................ 16 VHDL 的發(fā)展趨勢 ................................................................................ 16 VHDL 的特點 .......................................................................................... 16 程序設(shè)計 .......................................................................................................... 17 程 序設(shè)計步驟 ....................................................................................... 17 VHDL 語言程序編程過程介紹 .............................................................. 18 程序中各模塊設(shè)計框圖 ................................................................................... 18 各功能模塊的程序 ............................................................................. 19 課題設(shè)計過程中軟件介紹 ............................................................................... 20 MAX+PLUS II 軟件介 紹 ..................................................................... 20 MAX+PLUS II 軟件在該課題中的應(yīng)用 ............................................. 20 總結(jié) ................................................................................................................................. 22 參考文獻 ......................................................................................................................... 23 附錄 1 FPGA 芯片內(nèi)部文件連接圖 ............................................................................. 24 附錄 2 FPGA 印制板電路原理圖 ................................................................................. 25 附錄 3 FPGA 印制板 PCB 圖 ........................................................................................ 26 附錄 4 單片機和 ISD2560 語音芯片的硬件電路 ....................................................... 27 附錄 5 LED 顯示器的硬件電路 .................................................................................... 28 附錄 6 VHDL 編寫的各功能模塊程序 ......................................................................... 29 附錄 7 單片機程序 ........................................................................................................ 42 致謝 ................................................................................................................................. 43 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計 1 1 引言 目前市面上的計時提醒產(chǎn)品種類繁多， 從設(shè)計方式看有機械型、電子型； 從外觀方面看有傳統(tǒng)型、可愛型； 從顯示方面看 有數(shù)碼管顯示 型 ，有液晶顯示 型 等等，但大多數(shù)的提醒鈴聲都比較單調(diào)、刺耳。由于時間是我們每個人時時都在關(guān)注，一刻也離不開的問題，所以數(shù)字鬧鐘是我們生活中必不可少的產(chǎn)品，可是數(shù)字鬧鐘在提醒鈴聲設(shè)計這方面又有些欠缺，例如：不能在提醒時間到來時提醒用戶要做的是什么事情及提醒鈴聲過于單一等問題，本文介紹的定時語音 提醒系統(tǒng)主要是針對改進提醒鈴聲設(shè)計的。具有精確度高、提醒鈴聲可隨時更新、鈴聲更新方便、調(diào)試方便、實用性強等特點。該設(shè)計可將其稍作修改或完善形成產(chǎn)品推向市場。本文介紹的計時提醒系統(tǒng)主要是應(yīng)用 FPGA 和單片機相結(jié)合的技術(shù)來實現(xiàn)的語音錄放提醒、定時功能。 FPGA(Filed Programmable Gate Array)可編程邏輯器件是設(shè)計最新一代數(shù)字系統(tǒng)的邏輯器件 [3]。數(shù)字邏輯器件通常分為三大類 [5]:一是通用的標準數(shù)字集成電路，即由基本邏輯門和觸發(fā)器構(gòu)成的中小規(guī)模集成邏輯器件，如 74 系列、 4000 系列 ；二是由軟件組態(tài)的大規(guī)模集成器件 [12]，如微處理器、單片機等，它們本身也只作為通用芯片，其特殊功能是通過用戶用匯編語言或高級語言編寫程序而實現(xiàn)的 [4]，執(zhí)行不同的軟件可以實現(xiàn)不同的邏輯功能 ； 另一類就是專用集成電路 ASIC（ Application Specific Integrated Circuit） ，即為某一數(shù)字系統(tǒng)專門設(shè)計的芯片 [13]。從分類上看，可編程邏輯器件是 ASIC[10]的一個重要分支。 FPGA 是用戶自行定義邏輯功能的邏輯器件 [15]，它與傳統(tǒng)定制器件的主要區(qū)別是它的可編程性 [11]，而傳統(tǒng) 邏輯器件的功能是固定的 。 可編程邏輯器件 [14]是由廠家提供通用芯片，由用戶自行根據(jù)實際應(yīng)用，對器件進行編程定義其邏輯功能的高級邏輯器件 [6， 8]，是繼 74 系列TTL 和 CMOS 等中小規(guī)模通用數(shù)字邏輯器件之后發(fā)展起來的新技術(shù)。它不是特指某個名稱、某個型號的某種芯片，而是泛指具有某些共性和特點的一個集成電路群。它不但具有高速度、高集成度性能，而且用戶可 以通過 VHDL（ Very high speed integrated circuit Hardware Description Language） 等硬件描述語言 重復(fù) 定義邏輯功能 (即可重復(fù)編程 )[1]，因而它能夠適應(yīng)各種應(yīng)用的需要，使數(shù)字系統(tǒng)的設(shè)計非常靈活，大大縮短系統(tǒng)研制的周期，大大減小系統(tǒng)的體積和所用芯片的品種，提高系統(tǒng)可靠性和可維護性 [9]。 單片機自問世以來，性能不斷提高和完善，其資源又能滿足很多應(yīng)用場合的需要，加之單片機具有集成度高、功能強、速度快、體積小、功耗低、使用方便、價天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計 2 格低廉等特點 [2]，因此，在工業(yè)控制、智能儀器儀表、數(shù)據(jù)采集和處理、通信系統(tǒng)、高級計算器、家用電器等領(lǐng)域的應(yīng)用日益廣泛，并且正在逐步取代現(xiàn)有的多片微機應(yīng)用系統(tǒng)。單片機的潛力越來越被人們 所重視。特別是當前用 CMOS 工藝制成的各種單片機，由于功耗低，使用的溫度范圍大，抗干擾能力強、能滿足一些特殊要求的應(yīng)用場合，更加擴大了單片機的應(yīng)用范圍，也進一步促使單片機性能的發(fā)展。ATMEL89S52 單片機以其可靠性高、體積小、價格低、功能全等優(yōu)點，廣泛地應(yīng)用于各種智能儀器中，這些智能儀器的操作在進行儀器校核以及測量過程的控制中，達到了自動化，傳統(tǒng)儀器面板上的開關(guān)和旋鈕被鍵盤所代替，測試人員在測量時只需按需要的鍵，省掉很多煩瑣的人工調(diào)節(jié)，智能儀器通常能自動選擇量程，自動校準。有的還能自動調(diào)整測試點，這樣不 僅方便了操作，也提高了測試精度。雖然單片機的引入使控制系統(tǒng)大大“軟化”，但與其它計算機應(yīng)用問題相比，單片機控制應(yīng)用中的硬件內(nèi)容仍然較多，所以說單片機控制應(yīng)用有軟硬件相結(jié)合的特點 [7]。為此，在單片機的應(yīng)用設(shè)計中需要軟、硬件統(tǒng)籌考慮，設(shè)計者不但要熟練掌握匯編語言等編程技術(shù)，而且還要具備較扎實的單片機硬件方面的理論和實踐知識。 天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計 3 2 課題任務(wù) 及方案論證 主要任務(wù) 該課題中計時功能 是 最 基本功能， 實現(xiàn) 每隔一 秒 鐘計時一次，并在顯示屏上顯示當前 的時、分、秒時間 ； 鬧鐘提醒功能 是通過 人為設(shè)定 提醒 時間，如果當前時間與 所 設(shè)定 的提醒 時間相同，則揚聲器發(fā)出蜂鳴聲； 語音功能 是 通過按 下語音錄放鍵使 其進行語音錄入，也 可以對語音進行存儲和回放，同時可以將錄入的語音作為時鐘音樂進行語音提醒 。 方案論證 計時功能 方案一 采用單片機控制日歷時鐘芯片 DS12887 來實現(xiàn)時鐘信號的產(chǎn)生，但由于單片機的 I/O 資源較少（例如 51 系列只有 P1 口完全為用戶開放），在一些場合下，如使用鍵盤及 LED 數(shù)碼管顯示時，就必須外擴接口電路才能滿足系統(tǒng)要求，在本例中若只使用單片機進行控制，需 10 根以上的端 口與 DS12887 進行通信， 而驅(qū)動六個數(shù)碼管 需要 采用靜態(tài)方式 的 四個 端口，這樣設(shè)計 增 加 了設(shè)計成本。 方案二 采用分立的電子元器件 4060、 744 7490、 7408 等來實現(xiàn)時鐘信號的產(chǎn)生，但分立元件焊接比較復(fù)雜，調(diào)試容易出錯， 而且不夠穩(wěn)定， 跟單片機等硬件的兼容性不好。 方案三 采用 以 EDA 技術(shù) 為基礎(chǔ) FPGA 數(shù)字發(fā)展實驗系統(tǒng)為輔助工具 完成計時 ，整個過程中以軟件設(shè)計為核心，使用計算機進行自動編譯、分析、綜合、仿真，驗證無誤后下載到 FPGA 芯片中使用。通過 EDA 技術(shù)來實現(xiàn)時鐘信號的產(chǎn)生， FPGA在系統(tǒng)編程及有豐富 的 I/O 口 資源方面有極大的優(yōu)勢 ， 作為一種嘗試我們采用了EP1C6T144C8 芯片 ， 沒有附加任何擴展芯片實現(xiàn)了計時功能。 EDA 技術(shù)實現(xiàn)計時功能 方案一 畫層次原理圖 ， 此設(shè)計方法類似用邏輯門符號畫一個邏輯圖，先將選用的模塊圖形符號和連接器符號畫在 編輯窗口 上，然后用連線將它們連接起來，最后將選用的符號名放在相應(yīng)的模塊及其節(jié)點上。此方法比較直觀，也可直接實現(xiàn)門級設(shè)計和控制，但用來設(shè)計接近萬門的功能芯片，難度很大 ， 雖然有抽象化的模型庫可以使用 ，可其間關(guān)系復(fù)雜 ， 采用連線的方法過于簡單 ， 也很難實現(xiàn)正確的描述。故我們沒有采用此方案。 方案二 使用硬件描述語言 ， 硬件描述語言 (HDL)是一種用于設(shè)計硬件電子系天津工程師范學(xué)院 2020 屆 本科生 畢業(yè)設(shè)計 4 統(tǒng)的計算機語言，它用軟件編程的方 式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接形式， 與傳統(tǒng)的門級描述方式