數(shù)字頻率計(jì)課程設(shè)計(jì)實(shí)習(xí)報(bào)告畢業(yè)論文-文庫(kù)吧
2025-06-08 18:23 本頁(yè)面
【正文】 在Quartus II ：4計(jì)數(shù)譯碼原理圖：千位計(jì)數(shù)器百位計(jì)數(shù)器十位計(jì)數(shù)器個(gè)位計(jì)數(shù)器進(jìn)位進(jìn)位進(jìn)位鎖存器千位譯碼器百位譯碼器十位譯碼器個(gè)位譯碼器四位共陰極數(shù)碼管小數(shù)點(diǎn)位置5分頻選擇器原理圖：6MHz轉(zhuǎn)1Hz分頻計(jì)時(shí)鐘信號(hào)待測(cè)信號(hào)10/100/1000分頻選擇器小數(shù)點(diǎn)移位小數(shù)點(diǎn)位置多 位 計(jì) 數(shù) 器6數(shù)碼管引腳圖：通過(guò)Verilog HDL語(yǔ)言設(shè)計(jì)程序，實(shí)現(xiàn)上述原理圖功能，最終所測(cè)信號(hào)頻率以四位共陰極數(shù)碼管顯示，單位為KHz。三、調(diào)試 按照分頻計(jì)、計(jì)數(shù)器、鎖存器、選擇器、譯碼器模塊分別進(jìn)行編程調(diào)試、仿真； 建立工程，把五個(gè)模塊連接，調(diào)試。針對(duì)錯(cuò)誤模塊進(jìn)行修改，重新建立工程、連接模塊； 將程序下載到EMP570中，利用數(shù)電實(shí)驗(yàn)板以及數(shù)碼管進(jìn)行調(diào)試； 將各種器件焊接到萬(wàn)用板上，連接電源進(jìn)行實(shí)際調(diào)試。程序代碼1．module ssss(b,base)。input b。output reg base。reg [23:0]q。always@(posedge b)if(q5999999) q=q+1。else begin base=!base。q=0。endEndmodule2module Fen6M(b,base)。input b。output reg base。reg [23:0]q。always@(posedge b)if(q5999999) q=q+1。else begin base=!base。q=0。endEndmodule 3．module ctrl(clk,Counter_EN,Latch_EN,Counter_Clr)。input clk。output Counter_EN,Latch_EN,Counter_Clr。reg wire_1=0,wire_2=0。always @(posedge clk)begin wire_1 = ! wire_1。endalways @(negedge clk)begin wire_2 = wire_1。endassign Counter_EN = wire_1。assign Latch_EN = (! Counter_EN) amp。 wire_2。assign Counter_Clr = (! Counter_EN) amp。 (! Latch_EN) amp。 (! wire_2)。endmodule4．module counter(clk,clr,en,q,ql)。input clk,en,clr。 output reg[3:0] q。
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1