【正文】 它可以從一個(gè)模擬器移植到另一個(gè)模擬器上、從一個(gè)綜合器移植到另一個(gè)綜合器上或者從一個(gè)工作平臺(tái)移植到另一個(gè)工作平臺(tái)上去執(zhí)行。 （4） VHDL 語(yǔ)言的設(shè)計(jì)描述與器件無(wú)關(guān) 采用 VHDL 語(yǔ)言描述硬件電路時(shí)，設(shè)計(jì)人員并不需要首先考慮選擇進(jìn)行設(shè)計(jì)的器件。這樣做的好處是可以使設(shè)計(jì)人員集中精力進(jìn)行電路設(shè)計(jì)的優(yōu)化，而不需要考慮其他的問(wèn)題。當(dāng)硬件電路的設(shè)計(jì)描述完成以后，VHDL 語(yǔ)言允許采用多種不同的器件結(jié)構(gòu)來(lái)實(shí)現(xiàn)。 （5） VHDL 語(yǔ)言程序易于共享和復(fù)用 VHDL 語(yǔ)言采用基于庫(kù) ( library) 的設(shè)計(jì)方法。在設(shè)計(jì)過(guò)程中，設(shè)計(jì)人員可以建立各種可再次利用的模塊，一個(gè)大規(guī)模的硬件電路的設(shè)計(jì)不可能從門(mén)級(jí)電路開(kāi)始一步步地進(jìn)行設(shè)計(jì)，而是一些模塊的累加。這些模塊可以預(yù)先設(shè)計(jì)或者使用以前設(shè)計(jì)中的存檔模塊，將這些模塊存放在庫(kù)中，就可以在以后的設(shè)計(jì)中進(jìn)行復(fù)用。 在電子設(shè)計(jì)領(lǐng)域，自頂向下的設(shè)計(jì)方法只有在EDA技術(shù)得到快速發(fā)展和成熟應(yīng)用的今天才成為可能。自頂向下設(shè)計(jì)方法的有效應(yīng)用必須基于功能強(qiáng)大的EDA工具，具備集系統(tǒng)描述、行為描述和結(jié)構(gòu)描述功能為一體的VHDL硬件描述語(yǔ)言，以及先進(jìn)的ASIC制造工藝和FPGA開(kāi)發(fā)技術(shù)。當(dāng)今，自頂向下的設(shè)計(jì)方法已經(jīng)是EDA技術(shù)的首選設(shè)計(jì)方法，是ASIC或FPGA開(kāi)發(fā)的主要設(shè)計(jì)手段。自頂向下的設(shè)計(jì)方法使系統(tǒng)被分解為各個(gè)模塊的集合之后，可以對(duì)設(shè)計(jì)的每個(gè)獨(dú)立模塊指派不同的工作小組，其在不同地點(diǎn)工作，分屬不同的單位，最后將不同模塊集成為一個(gè)系統(tǒng)模型，并對(duì)其進(jìn)行綜合測(cè)試與評(píng)價(jià)。 （1）設(shè)計(jì)說(shuō)明書(shū)（2）建立VHDL行為模型（3）VHDL行為仿真 （5）前端功能仿真（4）VHDLRTL級(jí)建模 （6）邏輯綜合 （8）功能仿真 （10）門(mén)級(jí)時(shí)序仿真 （9）結(jié)構(gòu)綜合 （7）測(cè)試向量生成設(shè)計(jì)完成 （11）硬件測(cè)試自頂向下設(shè)計(jì)流程的框圖說(shuō)明如圖1所示：圖1自頂向下的設(shè)計(jì)流程圖 Quartus II開(kāi)發(fā)軟件概述Quartus II 是Altera公司的綜合性PLD/FPGA開(kāi)發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模塊庫(kù)，使用戶(hù)可以充分利用成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。對(duì)第三方EDA工具的良好支持也使用戶(hù)可以在設(shè)計(jì)流程的各個(gè)階段使用熟悉的第三方EDA工具。此外，Quartus II 通過(guò)和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實(shí)現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開(kāi)發(fā)，集系統(tǒng)級(jí)設(shè)計(jì)、嵌入式軟件開(kāi)發(fā)、可編程邏輯設(shè)計(jì)于一體，是一種綜合性的開(kāi)發(fā)平臺(tái)。Quartus II 與之相比不僅僅是支持器件類(lèi)型的豐富和圖形界面的改變。Altera在Quartus II 中包含了許多諸如SignalTap II、Chip Editor和RTL Viewer的設(shè)計(jì)輔助工具，集成了SOPC和HardCopy設(shè)計(jì)流程。Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境, 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。Quartus II提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開(kāi)發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括[5]：（1）可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；（2）芯片（電路）平面布局連線(xiàn)編輯；（3）LogicLock增量設(shè)計(jì)方法，用戶(hù)可建立并優(yōu)化系統(tǒng)，然后添加對(duì)原始系統(tǒng)的性能影響較小或無(wú)影響的后續(xù)模塊；（4）功能強(qiáng)大的邏輯綜合工具；（5）完備的電路功能仿真與時(shí)序邏輯仿真工具；（6）定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；（7）可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析；（8）支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來(lái)生成編程文件；（9）使用組合編譯方式可一次完成整體設(shè)計(jì)流程；（10）自動(dòng)定位編譯錯(cuò)誤以及高效的期間編程與驗(yàn)證工具；（11）可讀入標(biāo)準(zhǔn)的EDIF網(wǎng)表文件、VHDL網(wǎng)表文件和Verilog網(wǎng)表文件也能生成第三方EDA軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件。本章主要介紹了系統(tǒng)的開(kāi)發(fā)工具，對(duì)硬件的描述語(yǔ)言VHDL的特點(diǎn)做了基本介紹，簡(jiǎn)明了VHDL的自頂向下設(shè)計(jì)的流程。并對(duì)QuartusII開(kāi)發(fā)軟件進(jìn)行了概述。3基于FPGA的乒乓球游戲機(jī)設(shè)計(jì)與實(shí)現(xiàn)乒乓游戲機(jī)的組成示意圖如2所示。本設(shè)計(jì)中的乒乓游戲機(jī)是由9個(gè)發(fā)光二極管代表乒乓球臺(tái)，中間3個(gè)發(fā)光二極管兼作球網(wǎng)，用點(diǎn)亮的發(fā)光二極管按一定方向移動(dòng)來(lái)表示球的運(yùn)動(dòng)方向。在游戲機(jī)的兩側(cè)各設(shè)置兩個(gè)開(kāi)關(guān)：hit hit2，甲乙二人按乒乓球比賽規(guī)則來(lái)操作開(kāi)關(guān)。甲開(kāi)始發(fā)球時(shí)，靠近甲方的第一個(gè)發(fā)光二極管亮，然后發(fā)光二極管由甲向乙依次點(diǎn)亮，代表乒乓球的移動(dòng)。當(dāng)球過(guò)網(wǎng)后按規(guī)定的球位，乙方就可以擊球。若乙方提前擊球或沒(méi)有擊中球，則判乙方失分，甲方的記分牌自動(dòng)加一分。同理，當(dāng)乙方開(kāi)始發(fā)球時(shí)，點(diǎn)擊hit1擊球。然后重新發(fā)球，比賽繼續(xù)進(jìn)行。比賽一直要進(jìn)行到一方記分牌達(dá)到11分，該局才結(jié)束。Hit1Hit2Sevre0Sevre1Light[8..0]乒乓球游戲機(jī)計(jì)分器2計(jì)分器1本設(shè)計(jì)由譯碼顯示器、按鍵去抖、狀態(tài)機(jī)/球臺(tái)控制器等部分所組成。系統(tǒng)的整體設(shè)計(jì)結(jié)構(gòu)圖如圖3所示。FPGA最小系統(tǒng)擊球、發(fā)球按鍵FPGA各組電源計(jì)分顯示電路LED燈顯示球路徑圖2 乒乓球游戲機(jī)的組成示意圖圖3 系統(tǒng)結(jié)構(gòu)圖本設(shè)計(jì)由+5V供電，輸出+、50MHz有源晶振模塊、AS下載端口撥碼開(kāi)關(guān)控制LED燈顯示模塊、數(shù)碼管計(jì)分顯示模塊及芯片EP2C5T144C8N組成。如下圖4所示：圖4 乒乓球游戲機(jī)設(shè)計(jì)總原理圖分頻是將一個(gè)給定的頻率較高的數(shù)字輸入信號(hào)經(jīng)過(guò)適當(dāng)?shù)奶幚矶a(chǎn)生一個(gè)或數(shù)個(gè)頻率較低的數(shù)字輸出信號(hào)。由于開(kāi)發(fā)板的時(shí)鐘信號(hào)頻率是50MHz，直接作為二極管點(diǎn)亮頻率和數(shù)碼管掃描頻率過(guò)大，不符合設(shè)計(jì)要求，如下圖5所示為50MHz有源晶振電路圖。因此需將時(shí)鐘信號(hào)分頻，分頻成兩個(gè)時(shí)鐘信號(hào)分別給發(fā)光二極管作為移動(dòng)速度和數(shù)碼管的顯示信號(hào)，分別設(shè)置分頻系數(shù)為25000000、5000000，分頻后的信號(hào)頻率為1Hz、此時(shí)發(fā)光二極管的移動(dòng)速度為1s,符合設(shè)計(jì)要求。圖5 50MHz有源晶振電路圖部分時(shí)鐘分頻源程序：p1:process(count,clk) 25000000 倍分頻，發(fā)光二極管begin if clk39。event and clk=39。139。 then count=count+1。 if count=25000000 then tmp=39。139。 count=0。 else tmp=39。039。 end if。 end if。 end Process。 p2:process(couny) 5000000倍分頻，數(shù)碼管 begin if clk39。event and clk=39。139。 then couny=couny+1。 if couny=5000000 then tmg=39。139。 couny=0。 else tmg=39。039。 end if。 end if。 end Process。狀態(tài)機(jī)設(shè)置了7個(gè)狀態(tài)，分別是等待發(fā)球狀態(tài)（waitserve）、第一盞燈亮狀態(tài)（light1on）、第七盞燈亮狀態(tài)（light7on）、球向乙移動(dòng)狀態(tài)（ballmoveto2）、球向甲移動(dòng)狀態(tài)（ballmoveto1）、允許甲擊球狀態(tài)（allow1hit）和允許乙擊球狀態(tài)（allow2hit）如表1所示。這是該程序中起決定作用的七個(gè)狀態(tài)。開(kāi)始的時(shí)候處于“等待發(fā)球狀態(tài)”，若甲發(fā)球則狀態(tài)轉(zhuǎn)移到“第一盞燈亮狀態(tài)”，若乙發(fā)球則轉(zhuǎn)移到“第七盞燈亮狀態(tài)”，具體說(shuō)明以乙球?yàn)槔?。若發(fā)球后甲沒(méi)有提前擊球規(guī)定球移動(dòng)到對(duì)方第一個(gè)發(fā)光二極管時(shí)允許擊球，那么狀態(tài)機(jī)從“第七盞燈亮狀態(tài)”轉(zhuǎn)移到“球向甲移動(dòng)狀態(tài)”。若在“球向甲移動(dòng)狀態(tài)”甲仍然沒(méi)有提前擊球，狀態(tài)就轉(zhuǎn)移到“允許甲擊球狀態(tài)”，在此狀態(tài)下，如果甲擊球了，那么狀態(tài)就轉(zhuǎn)移到“ 球向乙移動(dòng)狀態(tài)”。在“第七盞燈亮狀態(tài)”，“球向甲移動(dòng)狀態(tài)”中，如果甲擊球了，就算提前擊球，這樣甲得分，狀態(tài)轉(zhuǎn)移到“等待發(fā)球狀態(tài)”等待發(fā)球，“球向乙移動(dòng)狀態(tài)”之后的過(guò)程和前面的過(guò)程只是甲乙角色的調(diào)換。狀態(tài)轉(zhuǎn)移規(guī)則都是一樣的。表1 狀態(tài)機(jī)的7種狀態(tài)及含義狀 態(tài)含 義waitserve等待發(fā)球狀態(tài)light1on第一盞燈亮狀態(tài)ballmoveto2球向乙移動(dòng)狀態(tài)allow2hit允許乙擊球狀態(tài)light7on第七盞燈亮狀態(tài)ballmoveto1球向甲移動(dòng)狀態(tài)allow1hit允許甲擊球狀態(tài)結(jié)合表1，從圖6乒乓球游戲機(jī)的MDS圖中很清楚地看出乒乓游戲機(jī)比賽過(guò)程中球的移動(dòng)情況，及加分方法圖7乒乓球游戲機(jī)轉(zhuǎn)移圖，還可以初步了解到本狀態(tài)機(jī)設(shè)計(jì)的基本思路。狀態(tài)機(jī)是種很重要的時(shí)序電路，也是本設(shè)計(jì)的核心部件。狀態(tài)機(jī)屬于時(shí)序電路范疇，實(shí)現(xiàn)一個(gè)控制功能更為方便，并提高了控制速度[6]。在本設(shè)計(jì)中，狀態(tài)機(jī)用兩個(gè)信號(hào)表示狀態(tài)：STATE表示當(dāng)前狀態(tài)，I表示下一個(gè)狀態(tài)。此狀態(tài)機(jī)由兩個(gè)進(jìn)程構(gòu)成，狀態(tài)機(jī)的輸入/輸出引腳的作用如表2所示。其中SCORE11[6..0]、SCORE12[6..0]、SCORE21[6..0]、SCORE22[6..0]用七段BCD碼譯碼器顯示得分情況，而SCORESCORE2用二進(jìn)制進(jìn)行加分，由記分器反饋回來(lái)。WaitLight1onLight7onBallmoveto2Ballmoveto1Allow2hitAllow1hitS1Hit1Hit2S2L7L1Hit2Hit1Hit1Hit2Hit2Hit1Hit2Hit1圖6 乒乓球游戲機(jī)的MDS圖表2 輸入/輸出引腳的作用引 腳作 用