【正文】 ...................................................................................................... 60 附錄 B 漢語翻譯 ................................................................................................................... 70 理工大學(xué)學(xué)士學(xué)位論文 1 1 緒論 本課題研究的目的 本課題的主要任務(wù)是通過動腦和動手解決計算機設(shè)計中的實際問題。綜合運用所學(xué)計算機組成原理知識和 VHDL語言編程技術(shù)， 在 Quartus II環(huán)境下實現(xiàn) 8位模型計算機功能并進行波形仿真。 融會貫通計算機組成原理課程的內(nèi)容，通過知識的綜合運用，加深對計算機系統(tǒng)各個模塊的工作原理及相互聯(lián)系的認(rèn)識。 本課題研究的背景及意義 計算機日新月異的發(fā)展已經(jīng)成為人們生活中不可或缺的工具，在我國電子計算機雖然起步較晚，但是發(fā)展較快。從 20 世紀(jì) 50 年代開始研制高性能計算機，其發(fā)展 的階段與國際發(fā)展相類似，也經(jīng)歷了大型機，超級計算機，高性能計算機時代。 第一階段 （ 1957—1962 年 ） 1957 年，哈爾濱工業(yè)大學(xué)研制成功了中國第一臺 模擬式電子計算機 。 1958 年，中國第一臺計算機 ——103 型通用數(shù)字電子計算機由中國科學(xué)院計算所與北京有線電廠共同研制成功，運行速度每秒 1500 次，字長 31 位，內(nèi)存容量 1024B。 1959 年，中國研制成功 104 型電子計算機，內(nèi)存容量為 2048B，字長 39 位，運算速度為每秒 10000 次，為我國尖端武器的發(fā)展做出了重要貢獻。 1960 年，中國第一臺大型通用電 子計算機——107 型通用電子計算機研制成功，其字長 32 位，內(nèi)存容量為 1024B，有加減乘除等16 條指令，主要用于彈道計算。 第二階段 （ 1963—1972 年 ） 1963 年，中國第一臺大型晶體管電子計算機 ——109 機研制成功。這標(biāo)志著中國電子計算機進入了第二代。 1964 年， 441B 全晶體管計算機研制成功，字長 40 位。 1965年，中國第一臺百萬次集成電子計算機 DJSⅡ 型的操作系統(tǒng)編制完成。 1967 年，新型晶體管大型通用數(shù)字計算機誕生。 1968 年，北京大學(xué)承接研制百萬次集成電路數(shù)字電子計算機 ——150 機。 1970 年，中國第一臺具有多道程序分時操作系統(tǒng)和標(biāo)準(zhǔn)匯編語言的計算機 ——411BⅡ 型全晶體管計算機研制成功。 1972 年，每秒運算 11 萬次的大型集成電路通用數(shù)字電子計算機研制成功。第三階段 （ 1973—1982 年 ） 1973 年，中國第一臺百萬次集成電路電子計算機研制成功，字長 48 位，存儲容量理工大學(xué)學(xué)士學(xué)位論文 2 13KB。 1974 年， DJS130， 131， 132， 135， 140， 152， 153 等 13 個機型先后研制成功。1976 年， DJS183， 184， 185， 186， 1804 機研制成功。我國臺灣省臺中農(nóng)學(xué)院發(fā)明了第一代 倉頡輸入法。 1977 年，中國第一臺微型計算機 DJS050 機研制成功。 1979 年，中國研制成功每秒運算 500 萬次的集成電路計算機 ——HDS9。 1981 年，中國研制成功的 260 機平均運算速度達到每秒 1000 萬次。《信息交換用漢字編碼字符集基本集》 GB 2312—1980 國家標(biāo)準(zhǔn)正式發(fā)布實施。 第四階段 （ 1983—1992 年 ） 1983 年，國防科技大學(xué)研制成功 ―銀河 I 型 ‖巨型計算機，運算速度達到每秒 1 億次。1985 年，華光 I 型漢字激光照排系統(tǒng)投入生產(chǎn)。 1986 年，中華學(xué)習(xí)機投入生產(chǎn)。 1987年，第一臺 國產(chǎn)的 286 微機 ——長城 286 正式推出。 1988 年，第一臺國產(chǎn) 386 微機 ——長城 386 推出，中國發(fā)現(xiàn)首例計算機病毒。 1990 年，中國首臺高智能計算機 ——EST/IS 4260 智能工作站誕生，長城 486 計算機問世。 1992 年，中 國最大的漢字字符集 ——6萬計算機漢字字庫正式建立。 第五階段 （ 1992 年至今 ） 1993 年，中國第一臺 10 億次巨型銀河計算機 II 型通過鑒定。 1995 年，曙光 1000大型機通過鑒定，其峰值可達每秒 25 億次。 1997 年，銀河 Ⅲ 并行巨型計算機研制成功。1999 年，銀河 Ⅳ 巨型機研 制成功。 而在國外電子計算機要比我們早十幾年。世界上第一臺電子數(shù)字式計算機于 1946年 2 月 15 日在美國賓夕法尼亞大學(xué)研制成功，它的名稱叫 ENIAC，是電子數(shù)值積分式計算機 (The Electronic Numberical Intergrator and Computer)的縮寫。它使用了 17468 個真空電子管，耗電 174 千瓦，占地 170 平方米，重達 30 噸，每秒鐘可進行 5000 次加法運算。 ENIAC 誕生后短短的幾十年間，計算機的發(fā)展突飛猛進。主要電子器件相繼使用了真空電子管，晶體管，中、小規(guī)模集成電 路和大規(guī)模、超大規(guī)模集成電路，引起計算機的幾次更新?lián)Q代。每一次更新?lián)Q代都使計算機的體積和耗電量大大減小，功能大大增強，應(yīng)用領(lǐng)域進一步拓寬。特別是體積小、價格低、功能強的微型計算機的出現(xiàn)，使得計算機迅速普及，進入了辦公室和家庭，在辦公室自動化和多媒體應(yīng)用方面發(fā)揮了很大的作用。目前，計算機的應(yīng)用已擴展到社會的各個領(lǐng)域?？蓪⒂嬎銠C的發(fā)展過程分成以下幾個階段： 第一代 為 電子管計算機； 第二代為晶體管計算機；第三代為中小規(guī)模集成電路計算機；第四代為大規(guī)模、超大規(guī)模集成電路計算機；第五代為巨大規(guī)模集成電路新一代計算機（ 1990 年至現(xiàn)在）。 理工大學(xué)學(xué)士學(xué)位論文 3 四代機出現(xiàn)以后，日、美、歐等從 20 世紀(jì) 80 年代開始，積極開展新一代計算機的研究，但由于對新一代計算機的過高期望，使得至今仍未有突破性進展，還沒有哪一種計算機被人們公認(rèn)為新一代計算機的典型代表。當(dāng)前，人們在改進計算機芯片制造工藝的同時，大力研究新型計算機元件。光子元件、超導(dǎo)元件、生物電子元件、神經(jīng)網(wǎng)絡(luò)系統(tǒng)等研究已見端倪，新一代計算機的曙光已經(jīng)出現(xiàn)。 目前，計算機技術(shù)正朝著 微型化 、 巨型化 、網(wǎng)絡(luò)化、智能化、 多媒體化 等方向發(fā)展。 而模型計算機是將計算機的簡化，實現(xiàn)相同功能，在理解和 研究方面更方便，更快捷，由此更受到界內(nèi)人士的好評。模型計算機的研究仍在發(fā)展當(dāng)中，國內(nèi)外還沒有太多的資料結(jié)果顯示，本課題就是模型計算機的具體內(nèi)部構(gòu)造，實現(xiàn)各部分部件功能，了解其工作原理。模型計算機有著重要的發(fā)展地位，在今后幾年會成為研究的重點，同樣是發(fā)展計算機性能的重要途徑。 理工大學(xué)學(xué)士學(xué)位論文 4 2 基于 VHDL 編程的基礎(chǔ)知識 VHDL 語言概述 VHDL(Very High Speed Integrated Circuit Hardware Description Language)即超高速集成 電路硬件描述語言。美國國防部在 20 世紀(jì) 80 年代初為其超高速集成電路 VHSIC計劃提出的硬件描述語言，它是硬件設(shè)計者和 EDA 工具之間的界面。設(shè)計者使用 HDL來描述自己的設(shè)計，并把這個描述告訴 EDA 工具，最后在 EDA 工具的幫助下進行詳細(xì)地設(shè)計及驗證。 硬件描述語言發(fā)展至今已有幾十年的歷史，并已成功地應(yīng)用到系統(tǒng)的仿真、驗證和設(shè)計、綜合等方面。目前常用的硬件描述語言有 AHDL、 ABEL、 VHDL、 Verilog HDL等等。 20 世紀(jì) 80 年代后期，美國國防部開發(fā)的 VHDL 語言是 IEEE 標(biāo)準(zhǔn)化的硬件描述語言，并且已經(jīng)成 為系統(tǒng)描述的國際公認(rèn)標(biāo)準(zhǔn)，得到眾多 EDA 公司的支持。 VHDL 語言覆蓋面廣，描述能力強，能支持硬件的設(shè)計、驗證、綜合和測試，是一種多層次的硬件描述語言。其設(shè)計描述可以是描述電路具體組成的結(jié)構(gòu)描述，也可以是描述電路功能的行為描述。這些描述可以從最抽象的系統(tǒng)級直到最精確的邏輯級，甚至門級。運用 VHDL 語言設(shè)計系統(tǒng)一般采用自頂向下分層設(shè)計的方法，首先從系統(tǒng)級功能設(shè)計開始，對系統(tǒng)高層模塊進行行為描述和功能仿真。系統(tǒng)的功能驗證完成后，將抽象的高層設(shè)計自頂向下逐級細(xì)化，直到與所用可編程邏輯器件相對應(yīng)的邏輯描述。 VHDL語言還可以描述與工藝有關(guān)的信息，工藝參數(shù)可以通過設(shè)計文件語言參數(shù)來調(diào)整，不會因工藝變化與發(fā)展而使 VHDL 設(shè)計過時。因此， VHDL 設(shè)計的生命周期與其他設(shè)計方法相比是最長的。 VHDL 的特點： ? 功能強大，描述力強。 ? 可移植性好。 ? 研制周期短，成本低。 ? 可以延長設(shè)計的生命周期。 ? 具有向 ASIC 移植的能力。 理工大學(xué)學(xué)士學(xué)位論文 5 VHDL 的設(shè)計流程 1. 本課題采用的 設(shè) 計流程 采用 VHDL 設(shè)計硬件電路系統(tǒng)的設(shè)計流程一般可以分為以下幾個步驟。 （ 1）確定電路具體功能。通常情況下，開發(fā)前期先設(shè)計總 體方案，但總體放啊相對比較抽象，使用 VHDL 的設(shè)計人員必須分析電路所要實現(xiàn)的具體功能。 （ 2）設(shè)計輸入。利用自頂向下的方法，將設(shè)計劃分為不同的功能模塊。每個模塊完成一定的邏輯功能。模塊劃分是設(shè)計過程中的一個重要環(huán)節(jié)，這一步要花費較多的時間和精力完成，從而保證整體最優(yōu)。 （ 3）功能仿真。在功能仿真階段主要對所設(shè)計的電路進行功能驗證，通過功能仿真，發(fā)現(xiàn)設(shè)計存在的缺陷。例如，輸入輸出是否有矛盾，有無未加處理的輸入信號，是否允許使能等。通過功能仿真，在設(shè)計前期糾正缺陷和錯誤，可以節(jié)省后期的時間，縮短整體開發(fā)周期。 2. VHDL 的程序結(jié)構(gòu) 實體和結(jié)構(gòu)體是 VHDL 設(shè)計文件的兩個基本組成部分。實體描述設(shè)計系統(tǒng)的外部接口信號；結(jié)構(gòu)體用于描述系統(tǒng)的行為、系統(tǒng)數(shù)據(jù)的流程或者系統(tǒng)組織結(jié)構(gòu)形式（即系統(tǒng)的內(nèi)部電路）。配置用于從庫中選取所需元件安裝到設(shè)計單元的實體中。包集合存放各設(shè)計模塊能共享的數(shù)據(jù)類型、常數(shù)、子程序等。庫用于存放已編譯的實體、結(jié)構(gòu)體、包集合和配置。 3. VHDL 源文件基本格式 LIBRARY 庫名 。 －－庫 USE 庫名 .程序包名 .。 －－程 序包 ENTITY 實體名 IS －－實體 PORT(……)。 END 實體名 。 ARCHITECTURE 結(jié)構(gòu)體名 OF 實體名－－結(jié)構(gòu)體 （ ……… ） END 結(jié)構(gòu)體名 。 理工大學(xué)學(xué)士學(xué)位論文 6 有關(guān) Quartus II 的介紹 Quartus II是 Altera 公司在 21 世紀(jì)初推出的 CPLD/FPGA 集成開發(fā)環(huán)境，它是該公司前一代 CPLD/FPGA 集成開發(fā)環(huán)境 MAX+PUS II 的更新?lián)Q代產(chǎn)品。 Quartus II 提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計環(huán)境，其界面友好，使設(shè)計者能方便地進行設(shè)計輸入、快速處理和器件編程。 Quartus II 提供了完整的多平臺設(shè)計環(huán)境，能滿足各種特定設(shè)計的需要。 Quartus II是單片可編程系統(tǒng) (SOPC)設(shè)計的綜合性環(huán)境和 SOPC 開發(fā)的基本設(shè)計工具； Quartus II與 Matlab 和 DSP Builder 結(jié)合，可以進行基于 FPGA 的 DSP 系統(tǒng)開發(fā)，是 DSP 硬件系統(tǒng)實現(xiàn)的關(guān)鍵 EDA 工具。 Quartus II 可以直接利用第三方的綜合工具，如 Leonardo Spectrum，并能直接調(diào)用 這些工具。 Quartus II 具備仿真功能，同時也支持第三方的仿真工具，如 ModelSim。 Quartus II 包括模塊化的編譯器 ， 在對設(shè)計進行處理時可以進行全編譯，也可以單獨運行其中的某個功能模塊。 Quartus II 還包含許多十分有用的 LPM 模塊，它們是復(fù)雜或高級系統(tǒng)構(gòu)建的重要組成部分。軟件加強了網(wǎng)絡(luò)功能，它具有最新的 Inter 技術(shù)，設(shè)計人員可以直接通過 Inter 獲得 Altera 的技術(shù)支持。 Altera與業(yè)界處于領(lǐng)先地位的 EDA工具廠商組成 ACCESS 聯(lián)盟，確保了 Altera EDA工 具與這些支持 Altera 器件的 EDA 工具之間順暢接口。 Altera 致力于提供電路設(shè)計人員都非常熟悉的邏輯開發(fā)環(huán)境。 Altera 的新一代開發(fā)軟件 Quartus II 支持器件種類眾多，如 APEX20K， Cyclone， APEX II， Excalibur， Mercury 以及 Stratix 等新器件系列。 Quartus II 支持多時鐘定時分析、 LogicLock 基于塊的設(shè)計、 SOPC、內(nèi)嵌 SignalTap II 邏輯分析儀、功率估計器等高級工具。 Quartus II包含有 MAX+PLUS II的 GUI，且易于 MAX+PLUS II 的工程平穩(wěn)地過渡到 Quartus II 開發(fā)環(huán)境。 本課題采用文本方式